PATENT ABSTRACTS OF JAPAN (11)Publication number: 03-075978 (43)Date of publication of application: 29.03.1991 (51)Int.Cl. G06G 7/18 H03M 1/08 (21)Application number : 02-206922 (71)Applicant : **PHILIPS** GLOEILAMPENFAB:NV (22)Date of filing: 06.08.1990 (72)Inventor: HUGHES JOHN B (30)Priority Priority number: 89 8917999 Priority date: 07.08.1989 Priority country: GB (54) INTEGRATION CIRCUIT (57)Abstract:

PURPOSE: To cancel the mismatching of a device, and to reduce an error by generating output currents for sensing input currents by using the same device for a current memory cell.

CONSTITUTION: A first current memory cell is constituted of a transistor T1, switch

S2, and capacitor C1. The drain electrode of the transistor T1 forms the input terminal of a current memory cell when the switch S2 is turned on, and forms a first output terminal of the current memory cell when the switch S2 is turned off according to a control signal. A second current memory cell is constituted of a transistor T2, switch S3 and capacitor C2, and operated in the same way as the first memory cell according to the on/off of the switch S3. Then, output currents in an appropriate size can be generated through the transistor T3 to a second output terminal 6. Thus, the mismatching of the device is canceled, and the error is reduced.

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平3-75978

(43)公開日 平成3年(1991)3月29日

(51) Int. C1. ⁵

識別記号

FΙ

G O 6 G 7/18 H O 3 M 1/08

審査請求 有 請求項の数12 (全19頁)(21)

(21)出願番号

特願平2-206922

(22)出願日

平成2年(1990)8月6日

(31) 優先権主張番号 8917999. 8

(32) 優先日

1989年8月7日

(33) 優先権主張国

イギリス (GB)

(71)出願人 999999999

コーニンクレッカ フィリップス エレ クトロニクス エヌ ヴイ

N L

(72)発明者 ジョン バリー ヒューズ

*

(54)【発明の名称】積分回路

(57)【要約】

【目的】個々のトランジスタ間の整合に対して敏感でない積分器を提供する

【効果】差分信号を有効に処理することができ、この差分信号は共通モード妨害信号に対する感度が低く、かつ 偶数調波ひずみが相殺されるようにして得ることができる

【産業上の利用分野】積分回路に関する

【特許請求の範囲】

【発明の詳細な説明】

【図面の簡単な説明】

請求の範囲テキストはありません。

詳細な説明テキストはありません。

図面の簡単な説明テキストはありません。

⑩ 日 本 国 特 許 庁 (J P)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3−75978

⑤Int. Cl. 5

の出 顧

識別記号

庁内整理番号

❸公開 平成3年(1991)3月29日

G 06 G 7/18 H 03 M 1/08 A 6945-5B Z 9065-5J

審査請求 未請求 請求項の数 12 (全19頁)

の発明の名称 積分回路

②特 願 平2-206922

②出 願 平2(1990)8月6日

優先権主張 201989年8月7日30イギリス(GB)308917999.8

⑫発 明 者 ジョン バリー ヒユ イギリス国 サセツクス ホーヴ ランスデイル ガーデ

ーズ ンス38

人 エヌ ベー フイリツ オランダ国5621 ベーアー アインドーフエン フルーネ

プス フルーイランペー パウツウエツハ 1

ンフアブリケン

邳代 理 人 弁理士 杉村 晄秀 外5名

1.発明の名称

積分回路

- 2. 特許請求の範囲

前記入力電流を受信するのと同じデバイスによって前記第1電流メモリ・セルの出力電流が発生し、かつ、前記入力電流を受信するのと同じデバイスによって前記第2電流メモリ・セルの前記第1出力端子に出力電流が発

生するようにしたことを特徴とする積分回路。

- 2. 前記積分回路の入力端子、前記第1及び第 2 電流メモリ・セルの入力端子、前記第1電 流メモリ・セルの出力端子、前記第2電流メ モリ・セルの第1出力端子とバイアス電流流 とを単一のノードに接続し、かつ、このバイ アス電流が両極性の信号を種分でぎるように したことを特徴とする請求項1に記載の積分 回路。
- 3. 第1及び/又は第2電流メモリーセルが、 ケート電極とドレイン電極との間にスイッチ を有するNOS 電界効果トランジスタを異え、 前記スイッチが閉じるときに前記入力信号が 供給され、このスイッチが開放されていると きに前記出力信号が得られるようにし、かつ 入力アナログ電流のサンプリング周期と同期 させるクロック信号によりスイッチの動作を 制御する手段を具えている請求項1又は2に 記載の積分回路。
- 4. 固有のゲート・ソース闘容量に加えて、他

特開平 3-75978(2)

のキャパシタをトランジスタのゲート電極と ソース電極との間に接続することを特徴とす る請求項3に記載の積分回路。

- 5. カスコード接続されるトランジスタのソース・ドレイン通路を、前記一方又は双方の電流メモリ・セルにおける第1トランジスタのドレイン電極とスイッチとの間に接続したことを特徴とする構求項3又は1に記載の積分回路。
- 6. 前記第:及び/又は第2電流メモリ・で施 が変形電流機送回路を具え、の変形電流機送回路を具え、の変形電流機送回路を具え、のサンプリスを 期と、同期するスではが手段を記みが再 配入力するスではなが手段記れるのが によってでではながますの が第1状態に供給される電流との が第1状態に供給される電流を が第1状態に供り が第1状態に供り が第2状態にある にあることで にあることで はなったで はなったで はなったで になったで はなったで になったで になったで はなったで になったで になったで

特徴とする請求項1~3のいずれか一項に記載の積分回路。

- 7. 前記電流職送回路をクラス II の電流搬送回路としたことを特徴とする請求項 6 に記載の積分回路。
- 8. バイアス電位源に接続した反転入力端子と、第1及び/又は第2電流メモリ・セルの電界効果トランジスクのドレイン電極に接続した非反転入力端子とを有する空動地幅器を異え、前記スイッチを前記それぞれのトランジスタのドレイン電極に接続する代わりに、前記询幅器の出力端子に接続したことを特徴とする

 新求項3に記載の積分回路。
- 2. 整分入力信号を受信し、かつ整分出力信号を発生するようにしたことを特徴とする請求項1~8のいずれか一項に記載の積分回路。
- 10. 差分入力信号を受信するための第1及び第 2入力端子と、差分出力信号を得るための第 1及び第2出力端子とを具え、かつ、前記積 分回器が請求項1~8のいずれか一項に記載

- 3 -- .

の第1及び第2種分同路を構成し、この第1 及び第2種分同路が同一形態であり、この第

及び第2種分回路が同一形態であり、この積分器の出力端子が差分出力信号を供給することを特徴とする請求項9に記載の積分回路。

- 11. 前記第2 電流メモリ・セルが前記第2 電流メモリ・セルの入力端子を前記ノードに接続した場合にはこのノードに接続されるも、前記第1 電流メモリ・セルの入力端子を前記ノードに接続した場合にはこのノードに接続した場合にはこのノードに接続した場合にはこのノードに接続した場合にはこのノードに接続ない第3出力端子を有していることを特徴とする請求項1~10のいずれか一項に記載の積分回路。
- 12. 前記第2電流メモリ・セルが、前記第1電 流メモリ・セルの入力端子を前記ノードに接 続した場合には前配ノードに接続されるも、 前記第2電流メモリ・セルの入力端子を前記 ノードに接続した場合には前記ノードに接続 されない第4出力端子を有していることを特 做とする鏡求項11に記載の積分回路。

- 4 .-

3. 発明の詳細な説明

(産業上の利用分野)

(従来の技術)

このような積分回路は、1989年2月17日 に The IEE Colloquinm on Current-Mode Analogue Circuit で出版された"スイッチ電流を用いたVL SIのためのアナグロ・サンプリング・データ信号 処理 (Analogue samplend data signal processing

特開平 3-75978(3)

for VLSI using switched currents)" という衷題の Nughes J.B., Sird N.C. MacBeth 1.C. による論文に開示されている。

(発明が解決しようとする課題)

本発明の目的は、個々のトランジスク間の整合 に対して敏感でない習頭にて述べた種類の積分器 を提供することにある。

(課題を解決するための手段)

本発明は、前記入力電流を受信するのと同じデ

- 7 -

バイアス電流源とを単一のノードに接続し、かつ、 このバイアス電流が両極性の信号を積分できるよ うにした。

第1電流メモリ・セルが、ゲート電極とドレイン電極との間にスイッチを有するMOS 電解効果トランジスクを具え、前記スイッチが閉じるときに前記入力信号が供給され、このスイッチが開放されているときに前記出力信号が得られるようにし、かつ、入力アナログ電流のサンプリング周期と同期させるクロック信号によりスイッチの動作を制御する手段を見えることができる。

固有のゲート・ソース間容量に加えて、他のキャパシタをトランジスタのゲート電極とソース電極との間に接続することができる。

カスコード接続されるトランジスタのソース・ドレイン通路を、前犯一方又は双方の電流メモリ・セルにおける第1トランジスタのドレイン電極をスイッチとの間に接続できる。

前記第1及び/又は第2電流メモリ・セルが変 形性流儀送回路を具え、この変形電流機送回路が バイスによって前配第1電流メモリ・セルの出力 電流が発生し、かつ、前記入力電流を受信するの と同じデバイスによって前記第2電流メモリ・セ ルの前記第1出力端子に出力電流が発生するよう にしたことを特徴とする積分回路を提供する。

電流メモリ・セルに同じデバイスを用いて入力 電流を感知するのに用いる出力電流を発生させ、 デバイスの不整合に関する問題を除去する。この ことは、第2電流メモリ・セルの第2出力端子で はいえず、又、フィードバック通路においても同 様であるため、一定の利得誤差が生じる。しかし、 このことは種分処理には影響を及ぼさない。とい うのは、各サンプリング期間において、人力信号 にこの誤差が加わらないからである。

他の機能を遂行する1つ以上の積分回路又は積分回路のモジュール間に信号電流のみを流すことを可能とした本発明の好適例では、前記積分回路の入力端子、前記第1及び第2電流メモリ・セルの入力端子、前記第1電流メモリ・セルの第1出力端子と前記第2電流メモリ・セルの第1出力端子と

- 8 -

入力アナグロ電流のサンブリング周期と、同期するスイッチング手段を異えることができ、前記入力では、前記スイッチが第1状態によって、前記スイッチが第1状態にある場合に前記で、前記スイッチング端をモニタし、前記スイッチング端をでは、前記スイッチング端でをおいる場合に前記を表生された電流を再び×入力端子に発生された電流を再び×入力端子に発生された電流を再び×入力端子に発生された電流を再び×入力できる。この電流最近回路とすることができる。

電波メモリ・セルを変形電流機送回路の形態で作成することにより電流機送回路のx入力端子の入力インピーグンスを非常に小さくし、この入力端子での電流加賀の正確性を最大にすることができるという点で有利である。

この積分器は、バイアス電位源に接続した反転入力端子と、第1及び/又は第2電流メモリ:セルの電界効果トランジスタのドレイン電極に接続した非反転入力端子とを有する差動増幅器を具えることができ、前配スイッチを削配それぞれのト

特開平 3-75978(4)

ランジスタのドレイン電極に接続する代わりに、 前記増幅器の出力端子に接続した。

このことによって、電流メモリ・セルの入力端子のインピーダンスが減少し、入力端子での電流の加算が正確になる。

第2電波メモリ・セルは第3出力端子を設け、この第2電流メモリ・セルの入力端子をノードに接続したばしいにのみ、この第3出力端子をこのノードに接続する。

このことにより、損失項が良好に規定される損 失性積分器を作成することが可能となる。

前記第2電流メモリ・セルが、前記第1電流メモリ・セルの入力端子を前記ノードに接続した場合には前記ノードに接続されるも、前記第2電流メモリ・セルの入力端子を前記ノードに接続した場合には前記ノードに接続されない第4出力端子を有することができる。このことにより、105 トランジスクのエッジ効果による誤差を相殺することで損失項の規定をさらに改善することができる。

前記積分器は、差分入力信号を積分するように

- 1 1 -

第2図は、スイッチ51~53を作動させる制御信号の波形図を示している。信号φ1 が高レベルである各サンプリング期間の間(以後、期間φ1 と称する)において、スイッチ51と53は閉成し、…方信号φ2 が高レベルである各サンプリング期間の一部分(以後、期間φ2 と称する)において、スイッチ52は閉成する。入力端子1に供給される

構成することができ、また、差分入力信号を受信するための第1及び第2入力端子と、差分出力信号を得るための第1及び第2出力端子とを具えることができ、前記租分同路が前記第1及び第2積分同路が同一形態であり、この積分器の出力端子が差分出力信号を供給する。

このことにより、差分信号を有効に処理することができ、この差分信号は共通モード妨害信号に対する感度が低く、かつ偶数調波ひずみが相殺されるようにして得ることができる。

(実施例)

以下図面を参照して、本発明を実施例につき説明するに、第1図は、本発明による核分回路の第1実施例の回路図を示しており、この回路は入力端子1を具え、この入力端子をスイッチ1を介しノード2に接続する。電流弧3と第1及び12のドレイン電極と、第2及び第3スイッチ52及び53をもまたノード2に接続する。電流源3の他端を正の

- 1 2 -

この入力は、サンプリング電流から成り、このサンプリング電流は、サンブリング期間全体で一定とすることができる。積分器の整定時間を無視すれば、出力端子6の出力はサンプリング期間全体において一定となる。

特開平 3-75978(5)

セルはトランジスタ13のドレイン電極からの第2 出力を有する。トランジスタ13はトランジスタ12 における電流を反映し、このトランジスタ13を適 当に設計することにより第2出力端子に適当な大 きさの出力電流を発生させることができる。

第1図に示す積分器及び第3図~第12図に示す 実施例の積分器はnf+ンスの電界効果トラを ではないるが、電圧源及び電視のでででででででででででででででででででででででででである。 で変えることで、pf+ンネルのでは、 ののででででででででででででででででででででででででででででででいる。 を改せな変更するため、 ではないできないででででででででででででででででない。 たまり、 ではないでででいる。 ではないでででででいた。 にはないでででででででででででででででででででででででででででである。 ののは、 ののに、 ののは、 ののに、 のので、 の

第1 図に示す種分器の動作は以下のように解析できる。

サンプリング期間(n-1) における期間 ø 2 の間 にトランジスク71を流れる電流1,は、次の関係式

- 1 5 -

このようにして、逆方向オイラー運想積分器 (Backward Euler Ideal Integrator)を作成した。

順方向オイラー理想和分器(Forward Euler Ideal Integrator)を作成するために、各サンプリング期間の Ø 2 の間は、スイッチS1及びS2を閉じ、又各サンプリング期間の Ø の間は、スイッチS3を閉じるようにする。逆方向オイラー理想積分器の解析と同じ記号を用いて、順方向オイラー理想積分器の動作を以下のように解析することができる。

サンプリング期間(n-1) の ø 2 の間において、

$$I_1 = 2j + i(n-1) - I_{\tau}$$

$$-2j+i(n-1)-(j-i_0(n-1)/\lambda)$$

$$= j + i(n-1) + i_0(n-1)/A$$

サンプリング期間nのφ1 の間において、

$$I_z = I_3/A = j - i_o(n)/A$$

-2j-11

$$=2i-(i+i(n-1)+i\cdot(n-1)/\Lambda)$$

$$j = i(n-1) = i_0(n-1)/A = j = i_0(n)/A$$

 $i(n-1) + i_0(n-1)/A = i_0(n)/A$

2 領域に変換すると、

によって示される。

$$I_1 = 2j - I_2 = 2j - I_2 / A - j + \frac{j \cdot (n-1)}{A}$$

CCC, $l_3/\Lambda = j - j_0(n-1)/\Lambda$

1.は、トランジスタT2を流れる電流 1.は、トランジスタT3を流れる電流 j.(n-1) は、サンプリング期間(n-1) における出力端子 6 に流れる電流である。 サンプリング期間nの ø 1 の間において、

$$l_1 / \Lambda = l_2 = 2j - l_1 + i_1(n)$$

ここで、i(n) はサンプリング期間における入力 鎖子1に流れる電流である。

$$I_{3} = Ai - i_{0}(n-1) + Ai(n)$$

$$i_{0}(n) = Aj - I_{0}$$

$$= i_{0}(n \cdot 1) - Ai(n)$$

z領域に変換すると、

$$i_0(z) - i_0(z) z^{-1} - Ai(n)$$

$$II(z) = \frac{i \cdot (z)}{i \cdot (z)} = \frac{-A}{1 \cdot z^{-1}}$$

- 16 -

$$Ai(z)z^{-1} + i_0(z)z^{-1} = i_0(z)$$

$$H(z) = \frac{i_0(z)}{i(z)} = \frac{A \cdot z^{-1}}{1 \cdot z^{-1}}$$

となる。

バイリニア理想積分器は、スイッチ4を介して他の人力端子8をノード2に、点線で示すように接続することで作成することができる。スイッチ51は各サンプリング期間の o 1 の間では閉じており、入力端子1は入力電流iを受信する。一方、スイッチ54は各サンプリング期間の o 2 の間では閉じており、入力端子8は入力電流iを受信する。この積分器の動作は、以下のようにして解析できる。

サンプリング期間(n-1) の ø 2 の間において、

$$l_{i} = 2i - i(n-1) - l_{z}$$

$$I_2 = I_3/A = j - i_*(n)/A$$

$$i_n = j - i(n-1) + i_n(n-1)/A$$

サンプリング期間nのφ1 の間において、

$$l_2 = 2j + i(n) - 1$$
,

$$= j + i(n) + i(n-1) - i \cdot (n-1)/A$$

特開平 3-75978(6)

$$= J_2/A$$

$$= j - i_0(n)/A$$

これより、

$$i_0(z) (1-z^{-1}) = -A (i(n)(1+z^{-1}))$$

$$H(z) = \frac{i_0(z)}{i(z)} = -A \cdot \frac{1+z^{-1}}{1+z^{-1}}$$

となる。

順方向入力は、本願人の出願に係る特願平-2-118837号(特開平3-)に記載したような積分器に加えられることができる。このことは、他の入力端子9とノード2とを点線で示すように接続することで達成される。

順方向入力を用いた回路の動作は、逆方向オイ ラー・マッピングを実行する場合、すなわち、各 サンプリング期間の ø 1 の間にスイッチS1を閉じ た際には、以下のように解析することができる。

入力電流iiを入力端子1に供給し、入力電流iz

- 19-

当する.

第3図は、損失性積分器(Lossy Integrator)を示している。第3図に示されたこの回路は人力端子50を有し、この端子50をスイッチ550を介してノード51に接続する。電流源52をノード51と正の給電ライン53との間に接続する。2つのnチャンネル電界効果トランジスタ751とT52とのドレイ

を入力端でりに供給するものと仮定する。

サンプリング期間(n-1)の ø2 の間において、

$$I_2 = I_3/\Lambda = j - i_0(n-1)/\Lambda$$

となり、

それゆえ、 $l_1 = j + i_2(n \cdot l) + i_0(n-j)/A$ なる。

サンプリング期間 n の φ 1 の間においては、

$$I_z = i(n) + i_z(n) + 2j - 1,$$

= $I_z/\Lambda = j - i_o(n)/\Lambda$

 $j \cdot i_0(n)/A = 2j + i_1(n) + i_2(n) - j \cdot i_2(n-1) - i_0(n-1)/A$ $i_0(n) - i_0(n-1) = A \left[i_2(n) \cdot i_2(n-1) + i_1(n) \right]$ $\succeq \mathcal{B} \setminus$

z領域に変換すると、

$$i_0(z) (1-z^{-1}) = Ai_1(z) - Ai_2(z) (1-z^{-1})$$

$$i_0(z) = \frac{Ai_1(z)}{1-z^{-1}} - Ai_2(z)$$

これは、入力電流1,の逆方向オイラー理想積分器に相当するとともに、拡大及び信号の反転が伴い、入力電流1,の順方向オイラー理想積分器に相

. 2 0 .

ン電極及び3つのスイッチS51、S52とS53 をもま たノード51に接続する。トランジスタT51 及びT52 のソース電極を負の給電ライン54に接続する。ス イッチS51 の他端を、トランジスクT51 のゲート 電極とキャバシタC51 との接続点に接続するとと もに、スイッチ852 の他端を、トランジスタ752 のゲート電極とキャパシクC52 との接続点に接続 する。キャパシタC51 及びC52 の他端を負の給電 ライン54に接続する。電流源55を、正の給電ライ ン53とスイッチS53 の他端及びnチャンネル電界 効果トランジスタ753 のドレイン電極との接続点 との間に接続し、このトランジスタ153 のソース 電極を負の給電ライン54に接続する。電流額56を 正の給電ライン53と、出力端子57及び n チャンネ ル電界効果トランジスタT4のドレイン電極の接続 点との間に接続し、このトランジスタ754のソー ス電極を負の綺麗ライン54に接続する。トランジ スタ152 のゲート電桶をトランジスク153 及び T54 のゲート電極に接続する。

各サンプリング期間の øl の間ではスイッチS52

特開平 3-75978(7)

と\$53 とを閉じ、また、各サンプリング期間の ø 2 の間ではスイッチ\$50 と\$51 とを閉じる。電流源 52は電流2jを発生し、電流源55は電流xjを発生し、電流源56は電流(1+x)jを発生する。

トランジスクT53 のチャンネル幅/長さ比はトランジスクT52 のそれの x 倍であり、トランジスクT52 のそれの x 倍であり、トランジスクT52 のそれの(14x) 倍である。なお、トランジスクT54 のチャンネル幅/長さ比は、必ずしもトランジスクT52 のそれの(1+x) 倍とする必要はない。この値は、単に数式を簡単にするものであり、いかなる所望のスケーリング・ファクタをも利用することができる。

第3図に示す回路の動作は以下のように解析することができる。サンプリング期間(n-1) の ø 2 の間において、トランジスタ751 を流れる電流1,は次の関係式で与えられる。

 $l_1 = 2j + i(n-1) - l_z$

ここで、1xはトランジスタT52 を流れる電流である。

- 2 3 -

すなわち、 11(z) = z-1/(1-z-1)

逆方向オイラー損失性種分器(Backward Euler Lossy Integrator) は、各サンプリング期間の ø 2 の間よりむしろ、ø 1 の間において、単にスイッチ \$50 を閉じることで構成できる。パイリニア損失性積分器は、第 2 切り換え可能入力端子 \$8をスイッチ \$54 を介してノード 51 に接続する。各サンプリング期間のø 1 の間においてスイッチ \$50 は閉じており、入力端子 50 は電流・1 をサンプリング期間のø 2 の間においてスイッチ \$54 は閉じており、入力端子 58 は電流・1 を受信する。

逆方向オイラー損失性積分器又はバイリニア損失性積分器をなすように構成した第3図に示す回路は、順方向オイラー損失性積分器と同様の解析方法で解析できる。さらに、第3図に点線で示したように、入力端子59を直接ノード51に接続した場合、順方向機能を積分器に加えることができる。

x<<1の場合、高Q回路が形成されるも、トラ

$$l_1 = 2j + i(n-1) - ((1+x)j - i_{\mathfrak{g}}(n-1)) / (1+x)$$

= $j + i(n-1) + i_{\mathfrak{g}}(n-1) / (1+x)$

サンプリング期間 n の ø l の間において、トランジスク F54 を放れる電流 l は次の関係式で与えられる。

「*ロ!z+1s (ここで)sはトランジスタT53 を流れる電波である。)

= 2j 4 xj -- I,

 $i_0(n) = (1+x)j-1$

=
$$(1+x)$$
 j - $(2j+x)$ - j - i $(n-1)$ - i $_0$ $(n-1)$ / $(1+x)$]
= i $(n-1)$ + i $_0$ $(n-1)$ / $(1+x)$

2 領域に変換すると、

$$i_0(z) = i(z)z^{-1} + i_0(z)z^{-1}/(1+x)$$

 $i_0(z) ((1-z^{-1}/(1+x))) = i(z)z^{-1}$
 $R(z) = i_0(z) = z^{-1}/(1-z^{-1}/(1+x))$

となる。

これは、順方向オイラー損失性報分器(Forward Buler Lossy Integrator) であり、ここにファクタ x は損失項である。 x = 0 のときに理想積分器が形成されることは自明である。

- 24 -

ンジスクの寸法のエッジ・エラーのためxが良好 に規定されなくなる。このことは、xの値を相殺 によりエッジ・エラーを小さくすることが可能な 2つの値の差として定めることで改善可能である。 第4図に示す回路は、このことがいかにして達成 されうるかを示している。第1図において第3図 に対応する素子には同一参照符号付して示してい る。スイッチ\$53 の代わりに、2つのスイッチ S58 とS59 とをノード51に接続している点で第4 図が第3図と相違している。スイッチ\$58の他端 を、電流源58とnチャンネル電界効果トランジス タ158 のドレイン電極との接続点に接続し、この トランジスタI58 のソース電極を負の給電ライン 54に接続する。スイッチ559 の他端を、電流源59 とnチャンネル電界効果トランジスタ759 のドレ イン電極との接続点に接続し、このトランジスタ 159 のソース電極を負の給電ライン54に接続する。 トランジスクT58 及びT59 のゲート電極を、トラ ンジスタT52 のゲート電極に接続する。電流源58 及び59の他端を、正の給電ライン53に接続する。

特開平 3-75978(8)

電流級58及び59、スイッチ558 及び559 とトランジスタT58 及びT59 とが、スイッチ553 、電流級55とトランジスタT53 に置き換わっていることがわかる。電流線58及び59は、それぞれ電流xii 及びxii を発生する。トランジスタT58 及びT59 は、トランジスタT52 を流れる電流の、それぞれxi倍及びx2倍の電流となるような寸法とする。電流級56は電流(1+x1); を発生する電流の(1+x1)倍の電流を発生するような寸法とする。各サンプリング期間の ø 2 の間ではスイッチ550、551及び559 は別じており、各サンプリング期間の ø 1 の間ではスイッチ552 及び558 は閉じている。

第4図に示す问路の動作は以下のように解析できる。サンプリング期間(n-1) の 42 の間では、トランジスク151 を流れる確流1,は次の関係式で与えられる。

I,=2j+i(n-1)-Iz+xz-I, ここで、I,はトランジスタT52 を流れる電流、

- 2 7 ...

 $\approx z^{-1}/(1\cdot(1\cdot(x_1-x_2))z^{-1})$

となる。

使って、xi<<1かつxi<<1であると仮定すると、 損失項は、ほぼxi・xiに能しくなる。

逆方向オイラー額分器及びバイリニア箱分器及び1つ以上の順方向入力を付加した場合にも同様の解析がなされる。

第5図は、本発明による金数動バイリニア損失性積分器を示している。第5図に示す積分器は第1入力端子300を有し、この端了300をスイッチ \$300を介して電流線301とnチャンネル電界効果トランジスタT301のドレイン電極との接続点に接続するとともに、トランジスタT301のソース電機を負の給電ライン303に接続する。スイッチ \$301をトランジスタT301のドレイン・ゲート電頻間に接続し、キャバシタC301をそのゲート・ソース電極間に接続する。電極線304を、近の給電ライン302とnチャンネル電界効果トランジスタT302のソ

1.はトランジスタ759 を流れる電流である。

「z=1./(1+x1) (ここで1.はトランジス クT54 を流れる電流である。)。 = j - i.o(n-1)./(j+x1) - 1.o/xz

これより、

 $1_{x}=2j+i(n-1)-(j-i_{0}(n-1)/(1+x_{1}))+x_{2}j$ - $(j-i_{0}(n-1)/(1+x_{1}))x_{2}$

=j+i_e(n-1)(1+x_x)/(1+x_x)+i(n-1) サンプリング期間nの ø1 の間では

 $[t_1=t_2+1]$ 。 (ここで1.はトランジスタT58を流れる電流である。)

 $= 2i + x_1 i - 1_1$ $= (1+x_1)i - (i(n-1)+i_n(n-1)(1+x_2)/(1+x_1))$ $i_0(n) = (1+x_1)i - 1_4$ $= i(n-1)+i_0(n-1)(1+x_2)/(1+x_1)$

z 領域に変換すると、

 $i_0(z) = i(z)z^{-1} + i_0(z)z^{-1}(1+\kappa_z)(1+\kappa_z)$ $II(z) = z^{-1}/(1+\kappa_z)/(1+\kappa_z)$

- 28 --

ース電極を負の給電ライン303 に接続する。スイ ッチ302 をトランジスタT302のドレイン・ゲット 電極間に接続し、キャパシタC302をそのゲート・ ソース電極間に接続する。トランジスクT302のど シイン電極をトランジスクT301のドレイン電極に 接続するとともに、スイッチ\$303を介してnチャ ンネル電界効果トランジスタ1303のドレイン電極 に接続し、このトランジスタT303のソース電極を 負の給電ライン303 に接続する。電波線305 をト ランジスタT303のドレイン電極と正の給電ライン 302 との間に接続する。電流源306 を正の格電ラ イン302 と2つのカチャンネル電界効果トランジ スクT304及びT305のドシイン電極との間に接続し、 トランジスク1304及び1305のソース電板を負の給 電ライン303 に接続する。トランジスタ1305のド レイン電極をゲート電極に接続するとともに、n チャンネル電界効果トランジスタ1306のゲート電 極に接続する。トランジスタT306のソース電極を 負の給電ライン303 に接続し、そのドレイン電板 を出力端子307 に接続するとともに、電流線308

特閉平 3-75978(9)

を介して正の給電ライン302 に接続する。トランジスタ1302のゲート電極をトランジスタ1303及び1304のゲート電極に接続する。

第2入力端子310 を、スイッチS310を介して電 流源311 ピnチャンネル世界効果トランジスタ T311のドレイン電極との接続点に接続する。電流 **獅311 の他端を正の給電ライン302 に接続し、ト** ランジスタT311のソース電極を負の給電ライン303 に接続する。スイッチS311をトランジスタt311の ドレイン・ゲート質極間に接続し、キャパシク C311をそのゲート・ソース電極間に接続する。ト ランジスタ1311のドレイン電極を、電流源314 と nチャンネル電昇効果トランジスタT312のドレイ ン電極との接続点に接続する。 電流源314 の他端 を正の給電ライン302 に接続し、T312のソース電 板を負の給電ライン303 に接続する。スイッチ \$312をトランジスタ1312のドレイン・ゲート電極 間に接続し、キャパシタC312をそのゲート・ソー ス電極間に接続する。

トランジスタ7312のドレイン電極を、スイッチ

. - 3 1 --

給電ライン303 に接続し、そのゲート電極をトランジスタT312のゲート電極に接続する。トランジスタT316のドレイン電極を n チャンネル電界効果トランジスタT307のドレイン電極に接続し、トランジスタT307のソース電極を負の給電ライン303に接続し、そのゲート電極をトランジスT302のゲート電極に接続する。人力端子300 を、さらにスイッチS304を介して電流源311 とトランジスタT311のドレイン電極との接続点に接続し、入力端子310 を、さらにスイッチS314を介して電流源301とトランジスタT301のドレイン電極との接続点に接続して電流源301とトランジスタT301のドレイン電極との接続点に接続する。

電流源301、304、311 及び314 は、電流 j を発生するようになっており、電流源305 及び315 は、電流xjを発生するようになっており、電流源306、308、316 及び318 は電流j(11x)/2を発生するようになっている。トランジスタT302、T303、T307及びT304により形成される電流ミラーは電流比が 1:x:(1+x)/2:(1+x)/2 となるように構成する。トランジスタT305及びT306により形成される

S313を介して電流源315 とnチャンネル電界効果 トランジスク7313のドレイン電板との接続点に接 続する。電流廠315 の他端を正の給電ライン302 に接続し、トランジスタ1313のソース電極を負の 給電ライン303 に接続する。電流源316 を、正の 給電ライン302 と2つのカチャンネル電界効果ト ランジスタ1314及び1315のドレイン電極との間に 接続し、このトランジスタT314及びT315のソース 電極を負の給電ライン303 に接続する。トランジ スタT315のドレイン電板をそのゲート電極に接続 するとともに、cチャンネル電界効果トランジス タT316のゲート電極に接続する。トランジスタ 1316のソース電極を負の給電ライン303 に接続し、 そのドレイン電極を出力端子317 に接続するとと もに、電波源318 を介して正の給電ライン302 に 接続する。トランジスタT312のゲート電極をトラ ンジスタ9313及び9314のゲート電極に接続する。

トランジスタT306のドレイン電板をn チャンネル電界効果トランジスタT317のドレイン電極に接続し、このトランジスタT317のソース電極を負の

· 3 2 -

電流ミラーは電流且が1:1となるように構成する。トランジスタT312、T313、T317及びT314により形成される電流ミラーは、電流比が1:x: (1+x)/2:(1-x)/2 となるようになっている。トランジスタT315及びT316により形成される電流ミラーは電流比が1:1となるようになっている。

各サンプリング期間の ø! (第2図参照)の間においては、スイッチ \$300、\$302、\$303、\$310、\$312及び \$313 は閉じており、また、各サンプリング期間の ø 2 の間においては、スイッチ \$301、\$304、\$311及び \$314 は閉じている。

第 5 図の回路は基本的に 2 つの相互接続されたバイリニア積分器を具えており、それぞれ実質的に第 3 図に示す形態をとっていることがわかる。トランジスク T304、T307、T314、T317のスケーリングは(1 ix)/2 である。というのは、各種分器の出力信号を合計し差分出力信号を供給するからである。各額分器には、正しい符号の電流を得るために追加の電流ミラーもまた必要とされる。

第6図は、第1図に示す形態の理想積分器を示

特朗平 3-75978(10)

しており、ここでは商出力インピーダンスを与え るため、電流メモリ・セルをカスコード接続され たトランジスタを用いて形成している。第6図に 示すように、この積分器は入力端子100 を有して おり、この入力端子をスイッチS100を介してノー ド102 に接続する。電流源JCI をノード102 と正 の給電ライン103 との間に接続する。さらに、ノ ード102 を2つのnチャンネル電界効果トランジ スタ7101及び1102のドレイン電極に接続するとと もに、2つのスイッチ5101及び5102の一端に接続 する。トランジスタT101及びT102のソース省極を 他の2つのnチャンネル質界効果トランジスタご 03及び1104にそれぞれ接続する。スイッチ5101の 他端をトランジスタ1103のゲート電極とキャバシ タC101との接続点に接続し、一方で、スイッチS1 02の他端をトランジスク1104のゲート電極をキャ パシタC102の接続点に接続する。キャパシタC101 及びC102の他端を負の給電ライン104 に接続する。 トランジスタ1103のゲート電極をnチャンネル電 界効果トランジスタT105のゲート電板に接続し、

概に接続し、トランジスクT107のドレイン電極を アチャンネル電界効果トランジスタT108のドレイ ン電極及びゲート電極に接続する。トランジスタ TIO8のゲート電極をpチャンネル電界効果トラン ジスクT109のゲート電極に接続し、トランジスク T109のソース電極を正の給電ラインJ03 に接続す るとともに、そのドレイン電極をカチャンネル質 界効果トランジスタ1110のドレイン電極及びゲー ト電域に接続する。トランジスタT106のトレイン 離極をnチャンネル離界効果トランジスタT111の ソース電極に接続し、トランジスタ5111のドレイ ン電極を出力端子105 に接続するとともに、電流 郷106 を介して正の給催ライン103 に接続する。 トランジスタ1108のソース電極を正の給電ライン 103 に接続する。トランジスクT:10のゲート電極 をトランジスタ?10J、7102、T107及びf111のゲー

一方で、トランジスタ1104のゲート電極をnチャ

接続する。トランジスタ7105のドレイン電極をn

チャンネル質界効果トランジスタTIO7のソース電

·ンネル電界効果トランジスタT106のゲート電板に

3 5 ...

- 3 6 -

ト電極に接続する。トランジスタT103、T104、 T105P T:06及びT110のソース電板を、それぞれ抵 抗R103。R104、P105、R106及びR110を介して負の 給電ライン104 に接続する。

第6図に示す回路は、本質的には第1図に示す 回路と同じであり、この圓路は、特に積分器の出 力端子に接続された第2電流メモリ・セル中のミ ラー装置の出力インピーグンスを増加させるため のカスコード・トランジスタでそれぞれ形成され た電流メモリ・セルを有している。さらに、電流 ミラー回路のブランチ間の整合を改善するため、 ソース縮退抵抗を設けている。トランジスタ7105. T107, ?108, T109及びT110と抵抗P105及びR11Gは、 カスコード接続されたトランジスタのパイアス電 圧発生回路を形成し、この回路は、本納人の出願 に係る特願昭63-322205 号(特願平1-202012号) に記載されているように動作し、これをバイアス 低圧発生回路の動作説明の診照とすることができ る。優れた動作のために、2つの電流メモリ・セ ルにはそれぞれ個別にバイアス電圧発生回路を設

けるべきである。これにより、パイアス催圧を、 ここの世流メモリ・セル中の電流で適切な値に保 つことができる。これは、2つの電流メモリ・セ ルが通常さわめて異なる監流で動作するからであ り、また、単一のパイアス源を設けた場合、カス コード・トランジスタのバイアス電圧を適正値に して、最大電流を供給するトランジスタが飽和状 腿を保つようにする必要がある。明らかに、ここ で示した電流メモリ・セルのいづれか又はすべて を築δ図に示したような電流メモリ・セルで置き 換え可能であり、この電流メモリ・セルはソース 縮退抵抗を有する場合と、行さない場合とがあり、 かつ、一般的又は個々のバイアス電圧発生面路を 有しており、この国路は第6図で示したもの、た とえば上記 (特開平1-202012号) 公報を照会する 際にすでに述べたものとは違った形態をとりうる。

第6図に示す積分器を、第1図に示す装置と同様に、(点線で示す)入力端子108及びスイッチ \$104を設けパイリニア積分器として構成できる。 同様に、(点線で示す)ノード102に接続した人

特開平 3-75978(11)

力端子109 を設けることで、順方向機能をもたせることができる。

第7図は、一般的には第1図に示す形態となる 理想積分器を示しており、ここでは電流メモリ・ セルを変形電流撥送回路を用いて構成する。第7 図に示す積分器は入力端子200 を有しており、こ の入力端子200 をスイッチS200を介してノード201 に接続する。電流源202 を正の給電ライン203 と ノード201 との間に接続する。2つのpチャンネ ル電界効果トランジスタT200及びT204のソース電 極もまたノード20%に接続する。トランジスタ T200のドレイン電極をカチャンネル電界効果トラ ンジスタT201及びスイッチS201の一端に接続する。 スイッチ5201の他端を、トランジスタT201のゲー ト電極及びnチャンネル電界効果トランジスタ T202のゲート電極及びキャパシクC201の一端に接 続し、キャパシクC201の他方の端を負の給電ライ ン204 に接続する。トランジスタ7202のドレイン 電極をpチャンネル電界効果トランジスクT203の ドレイン電極及びゲート電極に接続し、トランジ

- 3 3 ...

ジスタ1201のゲート電極に接続する。トランジスタ1205及び1206のソース電極を負の給電ライン 201 に接続する。トランジスタ12C1~1207、スイッチS205及びS206、及びキャパシタC205により、第1 電流メモリ・セルと同じ形態の第2 電流メモリ・セルを形成する。

トランジスタT206のゲート電極をnチャンネル 世界効果トランジスタT208のゲート電極に接続し、 このトランジスタT208のソース電極を負の給電ラ イン204 に接続する。トランジスタT208のドレイ ン電極を出力端子206 に接続するとともに、電流 瀬207 を介して正の鉛電ライン203 に接続する。 トランジスタT208は第2電流メモリ・セルの第2 出力端子を形成し、トランジスタT205及びT206と の関係で積分器に対して所望の利得率を与えるような寸法とすることができる。

第7図に示す回路の動作は基本的には第1図に示す回路と同様である。スイッチ\$201及び\$202 (又は、\$205及び\$206)を閉じた場合、変形電流 機送回路により電流メモリ・セルを形成すること スタT203のソース電極をパイアス電圧ライン205に接続する。トランジスクT203のゲート電極をスイッチ\$202を介してトランジスタT202のゲート電極に接続する。トランジスタT201及びT202のソース電極を負の給電ライン204に接続する。トランジスタT200~T203、スイッチ\$201及び\$202、キャパシタC201により、変形電流搬送回路の形態で第1電流メモリ・セルを形成する。

トランジスクT204のドレイン電極をカチャンネル電界効果トランジスクT205のドレイン電極に接続するとともに、スイッチ5205の一端に接続する。スイッチ5205の他端を、トランジスクT205のゲート電極、nチャンネル電界効果トランジスクT206のゲートで極及びキャパシタC205の一端に接続し、その他端を負の給電ライン204 に接続する。トランジスクT206のドレイン電極をカチャンネル電極をカチャンジスクT207のアースで極をバイアス電圧ライン205 に接続する。トランジスクT207のゲート電極をスイッチ5206を介してトラン

- 4 0 -

により電流メモリ・セルに対する入力インピーダンスを極めて低く(ほぼ等)することができる。 このことは、ノード201 において複数の電流が電流メモリ・セルの人力端子に加えられた場合、特に有利である。これは、第3関及び第4 関に示すような損失性積分器を構成する場合、すなわち、複数の電流源を合わせて電流メモリ・セルの入力端子に加える場合についてもいえることである。

第8図は第7図の変形例を示しており、ここでは、クラス「の電流搬送国路よりむしろクラス」の電流搬送国路を用いる。本願人の出願に係る特願平2-35972 号に記載されているように、電流 般送回路は3端子回路網であり、これらの端子を x. y. zにて示すことができる。その成職特性 はこれらの入力に対応する出力を求めるハイブリッドマトリックスによって、表現できる。クラス 「の電流搬送回路では、この関係は、次のように なる。

$$\begin{pmatrix} \mathbf{i} & \mathbf{y} \\ \mathbf{V} & \mathbf{x} \\ \mathbf{i} & \mathbf{z} \end{pmatrix} \qquad \mathbf{m} \qquad \begin{pmatrix} \mathbf{0} & \mathbf{1} & \mathbf{1} & \mathbf{0} \\ \mathbf{1} & \mathbf{0} & \mathbf{0} \\ \mathbf{0} & \mathbf{d} & \mathbf{I} & \mathbf{0} \end{pmatrix} \cdot \begin{pmatrix} \mathbf{V} & \mathbf{y} & \mathbf{y} \\ \mathbf{i} & \mathbf{x} \\ \mathbf{V} & \mathbf{z} \end{pmatrix}$$

特開平 3-75978(12)

クラス || の電流搬送回路では、この関係は、次のようになる。

$$\begin{pmatrix} \mathbf{i} & \mathbf{y} \\ \mathbf{V} & \mathbf{x} \\ \mathbf{i} & \mathbf{z} \end{pmatrix} \quad = \quad \begin{pmatrix} \mathbf{0} & \mathbf{0} & \mathbf{0} \\ \mathbf{1} & \mathbf{0} & \mathbf{0} \\ \mathbf{0} & \pm \mathbf{1} & \mathbf{0} \end{pmatrix} \begin{pmatrix} \mathbf{V} & \mathbf{y} \\ \mathbf{i} & \mathbf{x} \\ \mathbf{V} & \mathbf{z} \end{pmatrix}$$

"電流搬送回路(Current Conveyers)"という 表題の論文、すなわちIREE Circuits and Systems Magazine, Vol. 3, No. 1, 1981、IC~14ページ及び ここで引用されている参考文献中で、Ilmesh Kumar により発表された"A Review of the State of the Art"を参照することにより、電流機送回路 及びその具体化に関する他の情報を得ることが優 及びその具体化に関する他の情報を得ることがの なる。この間の伝達特性は、入力端子xで仮想短で なとことの間の伝達特性は、入力端子xで仮想により制御のような技術を用いる非常に ある。カスコード接続のような技術を用いる非に あるより、第子での出いによりが変更により、であるによりに あるより、大きくして、大力インビーダンスと出た グンスとの差を大きくすることができる。場合 送回路の入力端子が加算ノードを形成する場合

. 4 3 -

ランジスタ1203のドレイン電極に接続するととも に、パイアス電圧ライン205 に接続する。

トランジスタ1206のゲート電極を、 n チャンネ ル電界効果トランジスタT213のゲート電極に接続 し、そのトランジスク7213のソース電極を負の給 なライン204 に接続し、そのドレイン電極をpチ ャンネル電界効果トランジスタ5214のドレイン質 極に接続する。トランジスタ1214のゲート電極を そのドレイン電極に接続するとともに、pチャン ネル電界効果トランジスタT215のゲート電極に接 統する。トランジスタ7214及び7215のソース電極 を正の給電ライン203 に接続し、トランジスタ T215のドレイン電極をトランジスタT207のドレイ ン質極に接続する。トランジスタ7215のドレイン 電極をpチャンネル電界効果トランジスタT21Gの ドレイン電極に接続するとともに、ロチャンネル 質界効果トランジスタ1217のソース電極及びバイ アス電圧ライン205 に接続する。トランジスタ T216のゲート電極をトランジスタT217のゲート及 びドレイン電極に接続する。トランジスクT217の

非常に小さな入力インピーダンス (仮想短絡回路) により、正確な電流加算が可能となる。

第8図は、第1図に示した理想積分器の一般的 な形態について示しており、ここでは電流メモリ ・セルを変形クラス』の電流職送回路として構成 しており、この回路は、実質上前記特願平2-35972 号に示すものである。第8図において、第1図に 相当するものには同じ参照符号を付しており、第 7 図に示した回路に付加したものについてのみこ れより説明する。トランジスタ1202のゲート電極 を付加的にnチャンネル電界効果トランジスク T210のゲート電極に接続し、このトランジスタ T210のソース電概を負の給電ライン204 に接続し、 そのドレイン電極をロチャンネル電界効果トラン ジスタT211のドレイン電極に接続する。トランジ スタ1211のゲート電極をそのドレイン電極に接続 するとともに、pチャンネル質界効果トランジス タ1212のゲート電極に接続する。トランジスタ T211及びT2i2のソース電極を正の給電ライン203 に接続し、トランジスタT212のドレイン電極をト

- 4 4

ドレイン電極を電流巡208 を介して負の給電ライン204 に接続し、トランジスタT216のソース電極を正の給電ライン203 に接続する。

スイッチS201及びS202を閉じた場合、トランジ スクT200~203 及びT210~212 は、前記特願平2-35972 号に記載されているようなクラス I の電流 搬送回路を形成し、結果的にノード201 で加算さ れる電流に対するインピーダンスを非常に小さく する。スイッチS201及びS202が開いている場合、 トランジスタT201及びT200は、スイッチS201及び \$202を閉じた際にキャパシタC201に書稿された質 荷に依存する電流を発生する電流源を形成する。 同様に、スイッチS205及びS206を閉じた場合、ト ランジスタ1204~207 及び1213~215 は、クラス Dの電流搬送回路を形成する。トランジスクT216 及びT217と電流源208 とからなる回路は、電流機 送回路のy入力のためのバイアス電圧発生回路と なる。個号処理能力を最大とするためには、バイ アス電圧ライン205 の電圧を正の給電ラインの電 圧よりVasa低い値に維持すべきであり、このこ

特開平 3-75978(13)

とは、、ランジスタT216のチャンネル組/長さ比をトランジスタT217のそれの1/3 にすることにより達成される。各サンプリング期間の一方の期間 ø1 (ø2)の間はスイッチS201及びS202が閉じており、各サンプリング期間の他方の期間 ø2(ø1)の間は、スイッチS205及びS206が閉じている。明らかに、スイッチのタイミングにより、逆方向オイラー積分器が形成されるのか、あるいは、順方向オイラー積分器が形成されるのかが決定される。

第9図はクラス』の電流搬送回路を用いた積分 器を示しており、この電流搬送回路は、スイッチ 5201及び \$202(又は\$205及び \$206)を開放した場合の端子xにおける出力インピーダンスを答すしためのカスコード接続されたトランジスタを有している。ここでもまた、第8図に示した回路の付加部分についてのみ説明する。nチャンイン電極とスイッチ \$201の接続点に接続し、そのソース電極をトランジスタT201のドレイン電極に接続する。他のnチャン ネル電界効果トランジスタT211では、そのドレイン電極をトランジスタT203のドレイン電極に接続し、そのソース電極をトランジスタT202のドレイン電極に接続する。

トランジスクT220のゲート電極をトランジスタT211のゲート電極に接続するとともに、 n チャンネル電界効果トランジスクT222のゲート電極に接続するとともに、 n チャン スクT222のゲート電極を負の 給電ライン204 に接続する。トランジスタT222のゲート電極を、そのドレイン電極に接続するとともに、 p チャンネル電界効果トランジスタT223のドレイン電極に接続し、このトランジスタT223のソース電極をバイアス電圧ライン205 に接続し、そのゲート電極をトランジスタT203のゲート電極に接続する。

n チャンネル電界効果トランジスタT224では、そのドレイン電極をトランジスタT204のドレイン電極とスイッチS205の接続点に接続し、そのソース電極をトランジスタT205のドレイン電極に接続する。他のn チャンネル電界効果トランジスタ

- 4 7

- 48-

T225では、そのドレイン電極をトランジスタT207 のドレイン電極に接続し、そのソース電極をトラ ンジスタΓ206のドレイン電極に接続する。トラン ジスク1224のゲート登極をトランジスタ1225のゲ 一ト電極に接続するとともに、nチャンネル電界 効果トランジスクT228のゲート電極に接続し、さ らに、πチャンネル電界効果トランジスタΓ226の ゲート復極に接続し、そのソース電極を負の給電 ライン204 に接続する。トランジスタ1226のゲー ト電板をそのドレイン電極に接続するとともに、 pチャンネル框界効果トランジスタT227のドレイ ン電極に接続する。トランジスタ1227のソース貸 極をバイアス電圧ライン205 に接続し、そのゲー - ト電極をトランジスタT207のゲート電極に接続す る。トランジスタT208のドレイン電極をトランジ スクT228のソース電極に接続し、このトランジス タT228のドレイン電極を出力端子206 と電流源207 の接続点に接続する。

電波機送回路型電流メモリ・セルは、トランジスタT202、トランジスタT202、トランジスタT220及びT221とトランジ

スタT200及びT203のチャンネル幅/長さ比がすべ て1:1となるように形成することができる。こ の場合、トランジスタT223のチャンネル幅/畏さ 比はトランジスタT203のそれと同じ値とし、また、 トランジスタT222のそれはトランジスクT201及び T202のそれの1/4 とする。従って、スイッチS201 及びS202が閉じている場合、トランジスタT222及 び1223により形成されるプランチを流れる電流は、 トランジスタT200、T220とT201とにより形成され る入力ブランチを流れる入力電流に等しくなる。 この結果V,+2V。。の電圧がカスコード接続 されたトランジスタT220及びT221のゲート電極に 発生する。スイッチ5201及び5202が開放されてい る場合、入力プランチが低流源となり、カスコー ド接続のため、電流源が高インピーダンスとなる。 トランジスタT220は、そのゲート電極に供給され る最適バイアス電圧を有し、この最適パイアス電 圧は、スイッチS201及びS202を閉じている場合に 供給される電流に依存する。その理由は、入力電 流がコンデンサC201に蓄積された電荷によりトラ

特開平 3-75978(14)

ンジスタ1223に維持されるからである。なお、トランジスタ1221はトランジスタ1203への電流のミラーリングの不平衡によって x 入力端子 (トランジスタ1200のソース電極) の電圧がオフ・セットする場合にのみ省くことができる。

なお、電流厳送回路の2つのプランチに異なる電流が流れるようにすることができ、すなわち、トランジスタT201及びT202、トランジスタT220及びT221、トランジスタT200及びT203のチャンネル報/長さ比をすべて人:1とできる。このようにすると、T202、T221及びT203から成るブランチ中を流れる電流を務わえられている電流以下として回路の電流消費を減らすことができるという利点がある。この場合、トランジスタT210のチャンネル報/長さ比を、トランジスタT201のそれの1/4とする。

同様に、トランジスタT223のチャンネル幅/長さ比をトランジスタT200のそれのB倍とすることができ、トランジスタT222のチャンネル幅/長さ比をトランジスタT201のそれのB/4 倍とすること

- 5 1 -

とができる。スイッチS205及びS206を開放した場合、第2電流メモリ・セルはトランジスタT228のドレイン電極に2出力端子を有するとともに、x 人力端子に擬似出力端子を有する。

第10図は、第4図に示したものと同じ形態の機分器を示しており、これは、変形能動電流ミラーを電流メモリ・セルとして用いるために変形したものである。能動電波ミラー回路は、"ligh Resolution Curent-Mode A/D Converters using Active Current Mirrors"という表題のD.G.NairnとC.A.f. Salawa による1988年10月13日のElectronics Lettersの会報に開示されている。

第10図に示した回路において、第4図に示した 構成要素と同じ形態及び機能を有する構成要素に ついては、同じ参照符号を用い、以下の第10図の 説明では、第4図の実施例中に存在しない特徴の みについて言及する。この第10図の回路は、電流 源60、2つの p チャンネル電界効果トランジスタ 760 及び761 と2つの n チャンネル電界効果トラ ンジスタ762 及び763 とを追加し、また、スイッ ができる。この場合、トランジスタT213のチャンネル幅/長さ比をトランジスタT212のそれの(A+B) 倍とし、ライン205 に正味の電波が流れず、クラス』の動作を維持させる。

他の電流搬送回路をノードに接続しない場合に は、スイッチS202は必ずしも必要ではない。他の 電流回路を取り除いた場合、電流メモリ・セルは 入力端子xにおけるライン205 におけるパイアス 電圧にセットする。このとき、電流メモリ・セル は電流源として動作する。他の電流殿送回路のx 人力端子を同じノードに接続した場合、その回路 は自己のx入力端子をライン205 のパイアス電圧 にセットしようとする。2つの電流搬送回路間に オフ・セットがある場合には、トランジスタT200 のソース電極での電位は、正確にトランジスタ T203のソース電極の電位と等しくならないために、 x入力端子に生じる電流に誤差が生じる。なお、 スイッチS201及びS202を開放し、×入力端子を z 出力端子と等しいとみなすことができる場合を除 き、第1電流メモリ・セルにエ出力端子を省くこ

- 5 2 -

チS51 及びS52 の一端をノード51に接続する代わ りに、トランジスクT60 のドレイン電極とトラン ジスタT62 のドレイン電極との接続点に接続する ことによって第1図を変形したものである。電流 顔60を正の給電ライン60と、トランジスタ160 の ドレイン電極及びトランジスタTG1 のドレイン電 極の接続点との間に接続する。トランジスクT6: のゲート電極をノード51に接続し、トランジスタ T60 のゲート電概をパイアス世圧減V。に接続す る。トランジスタT61 のドレイン電極をトランジ スタ763 のドレイン電極及びゲート電極に接続し、 トランジスクT60 のドレイン質極をトランジスタ T62 のドレイン監極に接続する。トランジスタ T62 のゲート電極とT63 のゲート電極とを相互に 接続し、T62 及びT63 のソース電極を負の給電ラ イン54に接続する。電流源60及びトランジスタ T60~63は差動地幅器を形成し、ノード51に接続 する非反転入力端子、パイアス低圧級に接続する。 反転入力端子とスイッチS51 及びS52 の接続点に 接続する出力端子とを有している。

特閉平 3-75978(15)

この回路によって、ノード51の電圧をViに近い値に設定する。入力電流の変動によって、スイマーチ851 又は552 が閉じているかどうかって、このないでは、カード51の電圧変動がある。このをサートを動いなる。この変動の振幅を関いても、その変動の振幅を極めて、その変動の振幅を極めて、その変形は第1回〜第5回路について、その変形は第1回〜第5回路についてる。この変形は第1回〜第5回路についてる。この変形は第1回〜第5回路についてる。この変形は第1回〜第5回路についてきる。この変形は第1回〜第5回路についてきる。

第11図は理想 析分回路を示しており、この回路ではロチャンネル電界効果トランジスタを用いた電流メモリ・セルをロチャンネル電界効果トランジスタを用いた電流メモリ・セルと組み合わせて用いる。

第11図に示しているように、この積分回路は入 力端子400 を有しており、この端子400 をスイッ チ\$400を介してノード401 に接続する。また、第

- 5 5 --

40G に接続する。

第11図に示した積分器の動作は以下のように解析できる。各サンプリング期間の ø 1 において、スイッチS400及びS401は閉じており、各サンプリング期間の ø 2 において、スイッチS401は閉じている。電流数402 及び409 は、電流jを供給し、電流数405 は電流Ajを供給する。トランジスクT403のチャンネル幅/長さ比は、トランジスクT401のそれの A 倍である。

サンプリング期間n-1 (第2図参照)の ø l の間、トランジスクT402を流れる電流1.は以下の式で与えられる。

 $I_{x} = I_{x}$

ここで、1,は、トランジスタT401を抗 れる電液

- =ia/A
 - ここで、1,はトランジスタT403を流れる電波
- [Aj+ja(n-1)]/A
- j + i o (n-1) / A

1 電流源402 の一端、第2電流源409 の一端、他 の2つのスイッチ5401及び5402の一端と、pチャ ンネル電界効果トランジスタT401のドレイン電極 及びnチャンネル電界効果トランジスタT402のド レイン電極もまたノード401 に接続する。電流源 402 の他端を正の給電ライン403 に接続し、電流 源409 のもう・方の端を負の給電ライン406 に接 続する。トランジスタT401のゲート電極を他のp チャンネル電界効果トランジスタ1403のゲート電 極に接続するとともに、スイッチ\$401のもう一方 の端とキャパシクC301の一端との接続点に接続し、 このキャパシクC301のもう一方の端を正の給電ラ イン501 に接続する。トランジスタ7403のソース 電極を正の給電ライン403 に接続し、そのドレイ ン電極を出力端子404 に接続するとともに、電流 **源405 を介して負の給電ライン406 に接続する。** スイッチ\$402のもう一方の端を、トランジスタ T402のゲート電極とキャパシタC402との接続点に 接続する。キャパシタC402のもう一方の端及びト ランジスクT402のソース電板を負の給電ライン

- 5 6 -

サンプリング期間nの 41 の間において

$$I_1 = I_2 - i (n)$$

= $J + i_0 (n-1) / A - i (n)$
= $J + i_0 (n) / A$
 $i_0 (n) / A = i_0 (n-1) / A - i (n)$

である.

2 領域に変換すると、

$$H(z) = \frac{i \cdot (z)}{i \cdot (z)} = \frac{A}{1 - z^{-1}}$$

 $i_0(z)(1-z^{-1}) = -Ai(z)$

このようにして、理想積分器の逆方向オイラー・マッピングを達成した。

順方向オイラー理想積分器は各サンプリング期間 ø 2 の間でスイッチ \$400及び \$402を閉じ、かつ、各サンプリング期間の ø 1 の間でスイッチ \$401を 閉じるようにして作成することができる。 バイリニア積分器は、点線で示した、スイッチ \$404を介しての他の入力端子 407 かっノード 401 への接続することによって作成することができる。 各サンプリング期間の ø 1 の間、スイッチ \$400及び \$401を閉じ、各サンプリング期間の ø 2 の間、スイッ

特開平 3-75978(16)

チ\$402及び\$404を閉じる。入力電流 i を入力端子 400 に供給し、入力電流 - i を入力端子407 に供給 する。

順方向オイラー積分器及びバイリニア積分器は 逆方向オイラー積分器に関して解析したのと同様 の方法で解析することができる。

順方向入力端子は他の入力端子408 をノード401 に接続することで形成することができる。この接続を第11図に点線で示している。この回路は、第1図について述べたのと同様の方法で解析することができる。

明らかに、第6図〜第10図のいづれかに示した回路で、基本的な電流メモリ・セルを置き換えることによって、第11図に示す積分器を変形することができる。この第6図〜第10図のいづれかに示した回路は、第3図又は第4図に示したものと同様の機性装置及び損失性積分器のいづれかを用いて作成可能である。さらに、第5図に示したものと等価の全く異なる構成のものを構成することができる。

- 5 9 -

4. 図面の簡単な説明

第1図は、本発明による積分回路の第1実施例 を示す回路図、

第2図は、ここに示す実施例中のスイッチを作動させるのに用いるクロック信号を示す時間線図、第3図は、本発明による積分回路の第2実施例を示す回路図、

第4図は、本発明による積分回路の第3実施例 を示す回路図、

第5 図は、本発明による積分回路の第4 実施例を示す回路図、

第6図は、本発明による積分回路の第5実施例 を示す回路区、

第7図は、本発明による積分回路の第6実施例 を示す同路図、

第8 図は、本発明による積分回路の第7 実施例 を示す回路図、

第9図は、本発明による積分回路の第8実施例 を示す回路図、

第10図は、太発明による積分回路の第9実施例

本発明は、ここに開示されている実施例に限定 されるものではなく、嬰旨を変更しない範囲内で、 種々の変形又は変更が可能である。


- 6 0 -

を示す回路図、


第11図は、本発明による積分回路の第10実施例 を示す回路図である。


T1 & S2 & C1…第1電波メモリ・セル T2 & S3 & C2…第2電波メモリ・セル S201、202、C201 …第1電波メモリ・セル S205、206、C205 …第2電波メモリ・セル

Fig. 1.




553 Š S₂2° T51, 54,) Fig.3. 28 - S54





特開平 3-75978(17)

Fig. 5. 307p γ317 302 S300 (1+x)j (1+x)j (1+x)j S304 $\{1+x\}j$ 300 S310 310 S314 S313 S303 S312 S302 T302 T303 T307 T306 T313 T316 T317 S301 T301 S311 T305 C301 303 C311 T314 T304 T315 $\frac{1+x}{2}$: $\frac{1+x}{2}$: $\frac{1+x}{2}$: $\frac{1+x}{2}$: x : $x : \frac{1+x}{2} : \frac{1+x}{2} : \frac{1+x}{2} : \frac{1+x}{2}$: 1 : 1



特開平 3-75978(19)

